2017年北華航天工業學院《數字電子技術》（含EDA技術）考研復試大綱

　　《數字電子技術》(含EDA技術)課程考試大綱

　　一、考試總體要求

　　本考試大綱適用于報考我校電子與通信工程專業碩士研究生入學考試。

　　《數字電子技術》(含EDA技術)課程的考試目標是要求學生掌握經典的數字邏輯電路的基本概念和設計方法;了解高密度可編程邏輯器件的基本原理及開發過程，掌握EDA設計工具，培養學生設計數字電路的能力。

　　二、考試形式與試卷結構

　　1.考試形式：閉卷、筆試，答題時間90分鐘，滿分100分。

　　2.試卷結構與題型：填空題、選擇題、組合電路設計、觸發器、同步時序電路分析、同步時序電路設計、綜合題、VHDL 或Verilog　語言編程等。

　　三、考試內容及要求

　　第一部分 邏輯代數基礎

　　1、掌握數制、碼制、邏輯代數的基本運算、邏輯函數的標準表達式、常用的五種表達式及相互轉換方法、邏輯函數的化簡方法。

　　2、理解邏輯函數的標準表達式，比較小項的概念、性質。

　　第二部分 經典數字電路

　　了解二極管、普通三極管、CMOS管開關特性;了解TTL門電路結構，工作原理、主要參數及使用方法;了解中規模集成電路內部結構、工作原理及使用方法;了解由MSI器件構成數字電路的設計方法和分析方法;了解數字電路的競爭冒險現象及消除方法;了解異步時序電路的主要特點。

　　理解CMOS門電路的內部結構、工作原理、主要參數及使用方法;常用MSI組合邏輯部件(變量譯碼器、數據選擇器)的邏輯功能，擴展方法及應用;理解以MSI為主的典型同步時序電路的分析方法與設計方法：任意模值計數器;移位型計數器;序列碼發生器。

　　掌握集成組件的邏輯功能;掌握基本RS觸發器及常用沿觸發的(D、T、JK)觸發器的邏輯功能、描述方法及集成觸發器時序圖的畫法;掌握同步時序電路的分析方法、組合邏輯電路、時序邏輯電路的設計方法;掌握555定時器的基本工作原理及典型應用，掌握晶體振蕩器，施密特單穩集成電路的基本原理及使用方法。

　　第三部分：現代數字電路

　　了解靜態RAM和動態RAM的基本工作原理;了解EDA技術發展進程及其構成要素;了解可編程器件的內部結構特點, 可用資源, 主要參數和選型依據;了解QuartusⅡ的特點;了解VHDL或Verilog的描述風格。

　　理解基于CPLD/FPGA的數字系統設計規則、在系統可編程(ISP)技術與ispLSI邏輯器件、邊界掃描測試技術;理解可編程邏輯器件的編程工藝。

　　掌握在QuartusⅡ軟件及QuartusⅡ軟件平臺上進行邏輯設計的幾種輸入方法、掌握設計項目的編譯、綜合、仿真、適配、器件編程/下載和硬件調試等常規操作技術。掌握VHDL或Verilog的基本數據類型、基本描述語句，在此基礎上利用VHDL或Verilog語言進行簡單的電路設計。

　　四、參考書目

　　《數字電子技術基礎》(第五版) 閻石 高教出版社

　　《EDA技術與實驗》 李國洪 機械工業出版社